Optimisation de la puissance dans les circuits de routage des FPGA

Ce travail optimise la puissance dans les SRAM 4T, 5T, 6T, 7T, 8T, 9T et 10T en comparant leurs configurations. Deux modes de fonctionnement sont proposés : le mode I et le mode II. Un circuit de pilotage d'écriture SRAM 10T est proposé et la comparaison de la puissance statique, de la dissipation de puissance statique, des mesures de performance comme le produit de retard de puissance et le produit de retard d'énergie sont comparés en utilisant TANNER 7.0. Dans le futur, un circuit de travail logique adiabatique doit être mis en ¿uvre et des résultats doivent être obtenus.