Optimização de Potência em circuitos de Routing FPGA

O trabalho optimiza a potência em 4T,5T,6T,7T,8T,9T e 10T SRAM, comparando as suas configurações. São propostas duas operações baseadas em modo: operação Modo I e operação Mode-II. É proposta uma SRAM de 10T baseada no circuito de escrita do driver e a comparação de Potência Estática, Dissipação de Potência Estática, Métricas de Desempenho como Produto de Retardamento de Potência e Produto de Retardamento de Energia são comparados utilizando o TANNER 7.0. No futuro, os circuitos de trabalho de lógica Adiabatic têm de ser implementados e os resultados têm de ser obtidos.