Optimización de la potencia en circuitos de enrutamiento FPGA

El trabajo optimiza la potencia en SRAM de 4T,5T,6T,7T,8T,9T y 10T comparando sus configuraciones. Se proponen dos modos de operación: Modo I y Modo II. Se propone un circuito controlador de escritura SRAM de 10T y se comparan la potencia estática, la disipación de potencia estática y las métricas de rendimiento, como el producto de retardo de potencia y el producto de retardo de energía, utilizando TANNER 7.0. En el futuro, se implementará un circuito de trabajo lógico adiabático y se obtendrán resultados.