Plataforma reconfigurable para diseñar un filtro adaptativo para denotar ECG

Gracias a las mejoras en capacidad, rendimiento y reducción de costes, las FPGAs se han convertido en una solución viable para fabricar chips personalizados y dispositivos DSP programables. La eliminación del ruido de fondo de la señal de electrocardiograma (ECG) es un problema muy complejo. En la señal de ECG, el ruido de base distorsiona los segmentos de baja frecuencia. La información relacionada con el ataque al corazón se obtiene a partir del segmento ST, por lo que es muy necesario disponer de una señal de ECG libre de ruido. Este trabajo de investigación presenta el diseño y la implementación de una arquitectura para un filtro adaptativo basado en LMS para minimizar el ruido de la línea de base, el ruido de la línea eléctrica y el ruido EMG de alta frecuencia de la señal (ECG). Esta arquitectura se implementa en FPGA utilizando la placa Spartan 3400pq208-4 y el software Xilinx system Generator (XSG). Las señales experimentales se obtienen de la base de datos MIT-BIH y se les añaden diferentes ruidos. Se ha comprobado la eliminación eficaz del ruido de la línea de base, el ruido de la línea eléctrica y el ruido EMG de alta frecuencia, y se han realizado observaciones para obtener la SNR deseada. Este trabajo de investigación se lleva a cabo mediante el uso de FPGA para el filtro adaptativo utilizando el algoritmo LMS para eliminar el ruido de la línea de base, el ruido de la línea eléctrica y el ruido EMG de alta frecuencia.